關(guān)于發(fā)布上海市2024年度“科技創(chuàng)新行動(dòng)計(jì)劃”集成電路領(lǐng)域基礎(chǔ)研究項(xiàng)目申報(bào)指南的通知
發(fā)布時(shí)間：2024-09-19 來(lái)源：上海市科學(xué)技術(shù)委員會(huì)滬科指南〔2024〕28號(hào)
各有關(guān)單位：
為深入實(shí)施創(chuàng)新驅(qū)動(dòng)發(fā)展戰(zhàn)略，加快建設(shè)具有全球影響力的科技創(chuàng)新中心，根據(jù)《上海市建設(shè)具有全球影響力的科技創(chuàng)新中心“十四五”規(guī)劃》，上海市科學(xué)技術(shù)委員會(huì)特發(fā)布2024年度“科技創(chuàng)新行動(dòng)計(jì)劃”集成電路領(lǐng)域基礎(chǔ)研究項(xiàng)目申報(bào)指南。
一、征集范圍
專題一、先進(jìn)光刻
方向1：面向穩(wěn)定高功率極紫外光源生成的加速器參數(shù)自優(yōu)化研究
研究目標(biāo)：針對(duì)自由電子激光技術(shù)生成極紫外高功率光源中由加速器參數(shù)非線性誘發(fā)的光源不穩(wěn)定問(wèn)題，探索新型加速器參數(shù)優(yōu)化機(jī)制，實(shí)現(xiàn)光源功率穩(wěn)定性優(yōu)于5%。
研究?jī)?nèi)容：研究大規(guī)模復(fù)雜通信網(wǎng)絡(luò)決策優(yōu)化等理論，發(fā)展加速器全局異構(gòu)參數(shù)網(wǎng)絡(luò)自調(diào)節(jié)自優(yōu)化方法，開(kāi)發(fā)加速器多參數(shù)協(xié)同優(yōu)化策略，設(shè)計(jì)可有效提升高功率極紫外光源生成穩(wěn)定性的加速器參數(shù)自優(yōu)化方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向2：極紫外光源光束穩(wěn)定性監(jiān)測(cè)與調(diào)節(jié)研究
研究目標(biāo)：發(fā)展自由電子激光光束穩(wěn)定性在線監(jiān)測(cè)手段，形成系統(tǒng)性光束診斷和調(diào)節(jié)方案，實(shí)現(xiàn)空間檢測(cè)穩(wěn)定性優(yōu)于5μm、光強(qiáng)檢測(cè)精度優(yōu)于0.5%。
研究?jī)?nèi)容：針對(duì)電子槍抖動(dòng)和波蕩器失配等帶來(lái)的光源輸出不穩(wěn)定性，研究自由電子激光光束穩(wěn)定性在線監(jiān)測(cè)方法，開(kāi)發(fā)光束位置、強(qiáng)度、光斑分布和相位穩(wěn)定性的同步綜合診斷方法，探索相應(yīng)的補(bǔ)償和調(diào)節(jié)機(jī)制。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向3：極紫外光刻膠二次電子反應(yīng)動(dòng)力學(xué)研究
研究目標(biāo)：闡明化學(xué)放大型極紫外光刻膠二次電子誘導(dǎo)光酸產(chǎn)生過(guò)程的關(guān)鍵影響因素和機(jī)制，設(shè)計(jì)在分辨率20nm、線寬粗糙度2nm條件下靈敏度優(yōu)于20mJ/cm2的光刻膠配方。
研究?jī)?nèi)容：研究高能光子激發(fā)二次電子誘導(dǎo)光產(chǎn)酸基團(tuán)（PAG）反應(yīng)出酸過(guò)程中的氣體副產(chǎn)物，測(cè)量不同PAG種類產(chǎn)酸反應(yīng)所需的二次電子能量閾值。研究保護(hù)基團(tuán)與二次電子相互作用對(duì)產(chǎn)酸過(guò)程的干擾，測(cè)量保護(hù)基團(tuán)與二次電子直接反應(yīng)所需的電子能量閾值和二次電子吸收率。設(shè)計(jì)相應(yīng)的高靈敏度配方。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向4：BEUV光源研究
研究目標(biāo)：研究目標(biāo)：開(kāi)展下一代等離子體發(fā)光液體靶材篩選，完成基于高功率激光器的光源方案原理性驗(yàn)證，實(shí)現(xiàn)帶內(nèi)輻射CE>1%、帶內(nèi)單脈沖功率輸出>20 mJ。
研究?jī)?nèi)容：基于等離子體仿真等搜尋新靶材體系，開(kāi)展高Z新材料不透明度、狀態(tài)方程、激光逆韌致輻射吸收探索和能級(jí)軌道輻射譜計(jì)算，分析評(píng)估最優(yōu)輻射等離子體溫度、密度。量化分析功率、脈寬、焦斑大小等超強(qiáng)超短激光參數(shù)對(duì)等離子體輻射譜的影響，設(shè)計(jì)新靶材液滴發(fā)生器系統(tǒng)方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向5：基于多場(chǎng)調(diào)控的深紫外超分辨光刻研究
研究目標(biāo)：針對(duì)深紫外光刻在先進(jìn)技術(shù)節(jié)點(diǎn)的衍射效應(yīng)限制，開(kāi)發(fā)基于多場(chǎng)調(diào)控的深紫外波段（193 nm）超分辨光刻方法，實(shí)現(xiàn)在單次曝光條件下15 nm以下的曝光圖形驗(yàn)證。
研究?jī)?nèi)容：研究193nm波段材料光學(xué)特性，闡明量子效應(yīng)對(duì)其材料介電特性的理論修正。設(shè)計(jì)并搭建多場(chǎng)調(diào)控曝光系統(tǒng)，分析靜電等外場(chǎng)對(duì)納米結(jié)構(gòu)的光局域性能和光化學(xué)反應(yīng)的影響，完成曝光、顯影和圖案轉(zhuǎn)移。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向6：高分辨共聚物的精準(zhǔn)合成與自組裝研究
研究目標(biāo)：發(fā)展微相分離周期小于23 nm新型共聚物的合成方法，實(shí)現(xiàn)薄膜自組裝的垂直相結(jié)構(gòu)，自組裝圖形關(guān)鍵尺寸小于10 nm，單批次合成量不少于5g。
研究?jī)?nèi)容：探索新型共聚物的合成路徑和工藝方案。闡明周期性共聚物形成特征尺寸為亞10 nm特定相結(jié)構(gòu)的微相分離規(guī)律，實(shí)現(xiàn)自組裝結(jié)構(gòu)和微相分離行為的精確調(diào)控。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向7：高分辨周期性共聚物微相分離退火研究
研究目標(biāo)：開(kāi)發(fā)高分辨周期性共聚物的新型退火方法，實(shí)現(xiàn)無(wú)錯(cuò)位和圖形倒塌缺陷的導(dǎo)向自組裝線條和六方密排孔圖形，面積≥10 μm×10 μm、周期≤23 nm。
研究?jī)?nèi)容：針對(duì)高χ值共聚物玻璃態(tài)轉(zhuǎn)化溫度高于分子結(jié)構(gòu)分解溫度的問(wèn)題，研究微相分離和導(dǎo)向自組裝機(jī)理，開(kāi)發(fā)高通量、大面積的新型退火方案，形成垂直于襯底的層狀相和柱狀相的低缺陷周期性圖形。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向8：柱狀相共聚物分離膜的分離機(jī)制研究
研究目標(biāo)：開(kāi)發(fā)柱狀相嵌段聚合物離子分離膜的制備方法，制備對(duì)包括Cu2+、Fe3+、Na+、K+、Li+等金雜高效截留的嵌段共聚物分離膜，實(shí)現(xiàn)單次光刻膠純化后的金雜殘留達(dá)到ppb級(jí)，分離膜溶液滲透性≥10 LMH/bar。
研究?jī)?nèi)容：研究柱狀相共聚物的微相分離與成孔規(guī)律，發(fā)展膜孔表面功能化方法。通過(guò)對(duì)分離膜的精密構(gòu)筑，實(shí)現(xiàn)對(duì)溶液中單一/多種離子的快速篩分，建立金雜高效分離的膜通道構(gòu)筑策略，揭示不同濃度單一/多組分金雜在膜孔內(nèi)部的差異化傳遞機(jī)制，進(jìn)行光刻膠純化驗(yàn)證。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
專題二、未來(lái)芯片
方向1：基于低維材料的存算一體電路和芯片設(shè)計(jì)方法研究
研究目標(biāo)：構(gòu)建支持大規(guī)模低維材料器件電路仿真的緊湊模型，確立基本數(shù)字、模擬電路模塊的設(shè)計(jì)方法，探索大規(guī)模存算一體系統(tǒng)芯片的設(shè)計(jì)和驗(yàn)證方法。要求支持基本的參考電流和電壓源、放大器、LDO和8種以上基本門(mén)電路，在28nm工藝條件下實(shí)現(xiàn)模型漏電流和飽和電流仿真平均誤差≤3%，器件仿真規(guī)模≥10K，存算一體系統(tǒng)芯片能效≥500 TOPS/W，面積效率≥50 TOPS/平方毫米。
研究?jī)?nèi)容：研究支持低維材料器件大規(guī)模電路高精度高速仿真的緊湊級(jí)模型選擇、參數(shù)提取和模型優(yōu)化方法。根據(jù)低維材料器件的結(jié)構(gòu)和特性，研究各類基本的數(shù)字標(biāo)準(zhǔn)單元、模擬電路模塊和存算一體宏單元的設(shè)計(jì)方法，支持芯片的半定制設(shè)計(jì)和模塊擴(kuò)展。針對(duì)AI等典型應(yīng)用，研究集成存算一體模塊陣列的大規(guī)模系統(tǒng)級(jí)芯片設(shè)計(jì)方法，演示驗(yàn)證設(shè)計(jì)方法的有效性和低維材料器件的優(yōu)勢(shì)。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向2：存算融合的大模型訓(xùn)推一體架構(gòu)與芯片研究
研究目標(biāo)：面向Transformer大模型端側(cè)的高效訓(xùn)練與推理需求，開(kāi)發(fā)基于垂直領(lǐng)域數(shù)據(jù)集的高效率訓(xùn)練與推理原型芯片，實(shí)現(xiàn)計(jì)算精度覆蓋INT4至BF16等，在28/22nm工藝下實(shí)現(xiàn)存內(nèi)計(jì)算峰值能效≥50 TFLOPS/W（BF16），訓(xùn)練準(zhǔn)確率與GPU訓(xùn)練偏差小于1%。
研究?jī)?nèi)容：研究基于存算融合的訓(xùn)推一體架構(gòu)和芯片設(shè)計(jì)，探索低秩稀疏的輕量化片上訓(xùn)練算法架構(gòu)協(xié)同設(shè)計(jì)，研制支持混合精度的存內(nèi)計(jì)算核心。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向3：基于AI的三維空間計(jì)算處理器系統(tǒng)研究
研究目標(biāo)：基于神經(jīng)渲染智能三維空間計(jì)算新范式，研發(fā)高性能、高能效處理器芯片架構(gòu)并開(kāi)發(fā)原型芯片，實(shí)現(xiàn)1920×1080分辨率下30幀/秒的空間計(jì)算速度，功耗低于500毫瓦。在此基礎(chǔ)上研發(fā)相應(yīng)的高效異構(gòu)智能三維空間計(jì)算系統(tǒng)，完成示范性應(yīng)用演示。
研究?jī)?nèi)容：探索基于神經(jīng)渲染智能三維空間計(jì)算管線，分析其計(jì)算、訪存等方面的特點(diǎn)，研究并行且高效的海量光線（像素）調(diào)度和處理方法，研究基于空間局部性和時(shí)間冗余性的高效片上存儲(chǔ)系統(tǒng)、高效率神經(jīng)渲染網(wǎng)絡(luò)計(jì)算系統(tǒng)，研發(fā)智能三維空間計(jì)算處理器芯片架構(gòu)，搭建可用于示范性應(yīng)用演示的異構(gòu)計(jì)算系統(tǒng)。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向4：三維鐵電疇壁存儲(chǔ)器研究
研究目標(biāo)：開(kāi)發(fā)兼容CMOS工藝的鐵電疇壁集成技術(shù)，制備陣列規(guī)模大于128×128、器件良率大于90%的交叉棒存儲(chǔ)陣列，實(shí)現(xiàn)64 Kb高性能鐵電疇壁存儲(chǔ)原型芯片，為三維鐵電疇壁存儲(chǔ)提供理論和技術(shù)支撐。
研究?jī)?nèi)容：研究鐵電疇壁的導(dǎo)電機(jī)理和電疇調(diào)控機(jī)制，實(shí)現(xiàn)邏輯信息的快速寫(xiě)入和讀出。探明鐵電界面層效應(yīng)形成機(jī)理，提出調(diào)節(jié)選通管電學(xué)特性的理論模型和實(shí)驗(yàn)方法。研究基于自對(duì)準(zhǔn)工藝的小尺寸器件制備方法，提升存儲(chǔ)單元的一致性和工藝的穩(wěn)定性，獲得大規(guī)模且高良率的交叉棒存儲(chǔ)陣列，并進(jìn)行可靠性測(cè)試研究。根據(jù)器件電學(xué)特性設(shè)計(jì)相應(yīng)的操作電路，開(kāi)發(fā)具備完整存儲(chǔ)/讀取功能的鐵電疇壁存儲(chǔ)芯片。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向5：邊緣光計(jì)算研究
研究目標(biāo)：針對(duì)邊緣應(yīng)用場(chǎng)景對(duì)芯片低延時(shí)的需求，建立儲(chǔ)備池計(jì)算芯片的全光深度架構(gòu)及集成設(shè)計(jì)方法，試制邊緣儲(chǔ)備池光計(jì)算樣片，實(shí)現(xiàn)芯片深度≥3層，算力≥3 TOPS，時(shí)延≤50 ns，實(shí)現(xiàn)200 Gbps光通信信號(hào)非線性補(bǔ)償?shù)哪芰?，誤碼率降低50%。
研究?jī)?nèi)容：研究邊緣儲(chǔ)備池計(jì)算的全光深度架構(gòu)及集成設(shè)計(jì)方法，開(kāi)發(fā)深度儲(chǔ)備池邊緣光計(jì)算的物理模型并揭示影響其性能的關(guān)鍵物理機(jī)制?；诩晒庾訉W(xué)平臺(tái)試制深度儲(chǔ)備池光計(jì)算芯片，探索其在光通信信號(hào)處理領(lǐng)域的應(yīng)用。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向6：高精度光子高速?gòu)埩烤矸e計(jì)算研究
研究目標(biāo)：發(fā)展高精度光子高速?gòu)埩烤矸e計(jì)算理論方法，完成張量卷積芯片架構(gòu)設(shè)計(jì)，突破片上高精度調(diào)制、高線性光放大、光子張量卷積計(jì)算芯片集成等關(guān)鍵技術(shù)，試制高精度光子高速?gòu)埩烤矸e計(jì)算芯片樣片，實(shí)現(xiàn)片上信號(hào)光放大不低于3dB，光學(xué)鏈路插入損耗≤0 dB或正增益，張量卷積計(jì)算有效精度≥8 bit，時(shí)鐘頻率≥20 GHz，完成典型場(chǎng)景應(yīng)用驗(yàn)證。
研究?jī)?nèi)容：面向智能訓(xùn)練、自動(dòng)駕駛、智慧醫(yī)療等智能計(jì)算領(lǐng)域?qū)τ诟呔雀咚俾视?jì)算的迫切需求，針對(duì)光計(jì)算芯片片上損耗導(dǎo)致計(jì)算精度受限的共性問(wèn)題，研究高精度光子高速?gòu)埩烤矸e計(jì)算理論方法與架構(gòu)設(shè)計(jì)，實(shí)現(xiàn)片上高精度調(diào)制與高線性光放大功能。發(fā)展光子張量卷積計(jì)算芯片集成工藝，完成高精度光子高速?gòu)埩烤矸e計(jì)算芯片樣片研制。開(kāi)展芯片性能測(cè)試分析以及典型應(yīng)用場(chǎng)景演示驗(yàn)證。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向7：神經(jīng)形態(tài)學(xué)光信息存儲(chǔ)和處理研究
研究目標(biāo)：開(kāi)發(fā)適合神經(jīng)形態(tài)學(xué)光信息存儲(chǔ)和處理的新型納米復(fù)合材料，結(jié)合人工智能技術(shù)，研究、研發(fā)新型神經(jīng)形態(tài)學(xué)光信息存儲(chǔ)和處理的理論，發(fā)展基于人工神經(jīng)網(wǎng)絡(luò)和人工智能技術(shù)的光信息編碼解碼技術(shù)，實(shí)現(xiàn)超高的信息存儲(chǔ)容量，神經(jīng)形態(tài)學(xué)存儲(chǔ)介質(zhì)的存儲(chǔ)等效容量達(dá)到1 Pb。
研究?jī)?nèi)容：開(kāi)發(fā)基于神經(jīng)網(wǎng)絡(luò)與納米光子學(xué)的神經(jīng)形態(tài)學(xué)光信息存儲(chǔ)和處理技術(shù)，實(shí)現(xiàn)利用納米光子學(xué)材料和技術(shù)的低能耗、高通量、高速度的光信息存儲(chǔ)和處理。研發(fā)神經(jīng)形態(tài)學(xué)光存儲(chǔ)技術(shù)的納米光子材料（包括摻雜稀土元素的熒光納米顆粒、納米光子學(xué)憶阻材料、拓?fù)浼{米光子學(xué)材料等），實(shí)現(xiàn)基于納米光子學(xué)材料的神經(jīng)形態(tài)學(xué)的光信息在三維光存儲(chǔ)介質(zhì)中的編碼和解碼。開(kāi)發(fā)神經(jīng)形態(tài)光存儲(chǔ)的多維光信息編碼算法，結(jié)合神經(jīng)形態(tài)學(xué)光存儲(chǔ)納米光子材料，構(gòu)建基于神經(jīng)形態(tài)光存儲(chǔ)技術(shù)的信息存儲(chǔ)與處理技術(shù)。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向8：超寬帶光電子調(diào)制與接收機(jī)理研究
研究目標(biāo)：面向AI算力中心中快速增長(zhǎng)的光互連帶寬需求，超前部署研究3.2 Tb/s高速超寬帶光互連中的關(guān)鍵技術(shù)。探索和解決高速電光調(diào)制機(jī)理、高電譜效率接收原理、高帶寬密度光場(chǎng)耦合、光電融合設(shè)計(jì)方法等關(guān)鍵科學(xué)問(wèn)題。實(shí)現(xiàn)硅光器件3 dB電光調(diào)制帶寬≥50 GHz，調(diào)制電壓Vpi<5V，3 dB光電探測(cè)帶寬≥50 GHz。開(kāi)展片上高階調(diào)制技術(shù)研究，試制硅光發(fā)射機(jī)樣片，發(fā)射樣片單波長(zhǎng)數(shù)據(jù)率≥400 Gb/s，直接檢測(cè)接收機(jī)的單波長(zhǎng)數(shù)據(jù)率≥400 Gb/s。探索高密度多通道集成和超高速率傳輸過(guò)程中的片上串?dāng)_問(wèn)題，為3.2 Tb/s光互連系統(tǒng)的實(shí)現(xiàn)提供支撐。
研究?jī)?nèi)容：基于硅光平臺(tái)設(shè)計(jì)和研制高速超寬帶光發(fā)射與接收關(guān)鍵器件，突破電光調(diào)制效率與傳輸損耗、光電響應(yīng)度與探測(cè)帶寬等內(nèi)秉矛盾，試制高速光發(fā)射和高電譜效率接收機(jī)樣片、高帶寬密度光接口器件，實(shí)驗(yàn)驗(yàn)證光收發(fā)芯片互連性能并進(jìn)行誤碼率測(cè)試。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向9：高速無(wú)損光交換架構(gòu)與動(dòng)態(tài)重構(gòu)機(jī)制研究
研究目標(biāo)：發(fā)展大容差異質(zhì)集成器件設(shè)計(jì)技術(shù)、高性能異質(zhì)集成工藝、大規(guī)模光交換架構(gòu)設(shè)計(jì)方法，驗(yàn)證具備一定規(guī)模的無(wú)損光交換架構(gòu)，光交換架構(gòu)中光開(kāi)關(guān)陣列規(guī)?！?×8，開(kāi)關(guān)插損≤0 dB，開(kāi)關(guān)串?dāng)_≤-25 dB，開(kāi)關(guān)響應(yīng)時(shí)間≤10 ns，交換功耗≤5 W。
研究?jī)?nèi)容：面向人工智能對(duì)于高速低功耗光交換的需求，針對(duì)硅基高速光交換陣列損耗大、規(guī)模小的問(wèn)題，開(kāi)展異質(zhì)集成無(wú)損耗高速光交換關(guān)鍵技術(shù)研究。研究大容差異質(zhì)集成光開(kāi)關(guān)器件設(shè)計(jì)原理、多材料界面間黏結(jié)力高效大范圍調(diào)控機(jī)理、大規(guī)模光交換架構(gòu)設(shè)計(jì)、光電融合低功耗光交換方法等關(guān)鍵科學(xué)問(wèn)題，發(fā)展硅與III/V異質(zhì)集成大容差設(shè)計(jì)方法、陣列片上光放大器異質(zhì)集成工藝和高密度光電共封裝工藝，開(kāi)展具有一定規(guī)模的無(wú)損光交換技術(shù)探索和架構(gòu)實(shí)現(xiàn)研究，為數(shù)據(jù)中心和高性能計(jì)算提供新的解決方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向10：薄膜鈮酸鋰非線性光子學(xué)研究
研究目標(biāo)：探索薄膜鈮酸鋰片上重要微納結(jié)構(gòu)及器件制備技術(shù)路線及工藝方案，研制高效率片上非線性器件，薄膜鈮酸鋰波導(dǎo)通信波段處傳輸損耗≤0.3 dB/cm，微腔品質(zhì)因子≥106，刻蝕深度≥1 μm，馬赫曾德調(diào)制器調(diào)制效率≤2 V·cm，周期極化波導(dǎo)倍頻效率≥400%/W·cm，絕對(duì)轉(zhuǎn)化效率≥50%@1W，進(jìn)行非線性頻率轉(zhuǎn)換等應(yīng)用驗(yàn)證。
研究?jī)?nèi)容：針對(duì)干法刻蝕薄膜鈮酸鋰微觀機(jī)理和鐵電薄膜疇工程動(dòng)力學(xué)過(guò)程中的難題，開(kāi)展鈮酸鋰刻蝕微觀損傷機(jī)理及晶格恢復(fù)機(jī)制、微納尺度下光與物質(zhì)相互作用原理、弱光高效非線性增強(qiáng)方法等研究，研究鈮酸鋰光折變效應(yīng)及直流漂移問(wèn)題抑制方法、薄膜鈮酸鋰疇工程動(dòng)力學(xué)過(guò)程以及微納疇結(jié)構(gòu)制備技術(shù)等，開(kāi)展微納尺度下光與物質(zhì)相互作用研究，研制低傳輸損耗光波導(dǎo)、高品質(zhì)微腔、低插損低驅(qū)壓電光調(diào)制器和高效率片上非線性頻率變換器件，進(jìn)行非線性光學(xué)應(yīng)用驗(yàn)證。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向11：硅基二維材料異質(zhì)集成研究
研究目標(biāo)：發(fā)展硅基二維材料異質(zhì)集成工藝，開(kāi)展硅基二維材料異質(zhì)集成光電子器件制備，單元器件性能指標(biāo)偏差≤15 %。開(kāi)展異質(zhì)集成光計(jì)算單元和光探測(cè)單元的研制，光計(jì)算單元損耗≤0.1 dB，權(quán)重記憶具有非揮發(fā)性，位數(shù)≥4bits，擦寫(xiě)速度≤50 ns，權(quán)重更新功耗達(dá)到pJ量級(jí)，關(guān)鍵問(wèn)題計(jì)算準(zhǔn)確度≥95 %。光探測(cè)單元接收器件響應(yīng)度≥0.5 A/W，可見(jiàn)光波段工作帶寬≥1 GHz，通訊波段工作帶寬≥30 GHz。
研究?jī)?nèi)容：針對(duì)光計(jì)算、光互連等領(lǐng)域?qū)庾蛹尚酒碌膽?yīng)用需求，研究二維材料與硅基襯底之間的界面工程、異質(zhì)結(jié)構(gòu)電學(xué)和光學(xué)性能、異質(zhì)集成微納器件中二維材料與硅基微結(jié)構(gòu)相互作用機(jī)制等，發(fā)展高性能二維材料與硅基異質(zhì)集成工藝，制備具有優(yōu)異性能和新穎功能的硅基二維材料異質(zhì)集成光電子器件單元，開(kāi)展典型應(yīng)用示范。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
專題三、先進(jìn)器件與材料
方向1：二維材料低缺陷大面積生長(zhǎng)研究
研究目標(biāo)：針對(duì)二維材料在集成電路先進(jìn)技術(shù)節(jié)點(diǎn)中的產(chǎn)業(yè)化應(yīng)用前景，揭示MoS2、WSe2等4英寸單晶和12英寸二維材料薄膜生長(zhǎng)機(jī)理和最佳工藝實(shí)現(xiàn)方法。制備12英寸二維材料薄膜，要求隨機(jī)49個(gè)區(qū)域單元拉曼光譜峰差標(biāo)準(zhǔn)偏差小于0.8cm-1，頂柵晶體管場(chǎng)效應(yīng)遷移率≥50 cm2/V·s，電流開(kāi)關(guān)比≥108，300K溫度下的亞閾值擺幅≤70 mV/dec。
研究?jī)?nèi)容：研究4英寸單晶和12英寸單層二維材料薄膜CVD合成中的低缺陷大面積生長(zhǎng)機(jī)理，探究前驅(qū)體分子對(duì)二維材料薄膜生長(zhǎng)工藝窗口、生長(zhǎng)速率、生長(zhǎng)面積、缺陷率的影響機(jī)制，探索界面工程、退火工藝等對(duì)二維材料薄膜生長(zhǎng)面積、缺陷率、電學(xué)特性的影響規(guī)律，開(kāi)發(fā)4英寸單晶和12英寸低缺陷二維材料薄膜的制備工藝。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向2：鉿基薄膜極化機(jī)制和k值提升研究
研究目標(biāo)：發(fā)展鉿基高k介質(zhì)薄膜的k值和耐久性提升方法，實(shí)現(xiàn)鉿基高k薄膜0.6 V工作電壓下k值≥60，鉿基鐵電薄膜矯頑電場(chǎng)≤0.6 MV/cm、0.6 V工作電壓下2Pr≥20 C/cm2。
研究?jī)?nèi)容：針對(duì)鉿基高k介質(zhì)薄膜在DRAM存儲(chǔ)中的應(yīng)用，建立原位熱場(chǎng)和原位電場(chǎng)晶體結(jié)構(gòu)檢測(cè)方法，探索鉿基薄膜鐵電相和反鐵電相轉(zhuǎn)變以及極化翻轉(zhuǎn)過(guò)程中的熱動(dòng)力學(xué)行為。研究極化電荷動(dòng)力學(xué)行為及其對(duì)k值的影響規(guī)律，建立晶體結(jié)構(gòu)和極化特性對(duì)k值調(diào)控的耦合機(jī)制?；谖锢頇C(jī)制指導(dǎo)和工藝參數(shù)調(diào)控，發(fā)展鉿基薄膜矯頑電場(chǎng)和工作電壓的調(diào)控方法以及k值和耐久性的提升方法，建立k值評(píng)估的可靠模型。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度300萬(wàn)元。
方向3：鈣鈦礦氧化物高介電常數(shù)材料與工藝研究
研究目標(biāo)：面向高介電常數(shù)材料鈦酸鍶（SrTiO3）在DRAM存儲(chǔ)器中的應(yīng)用前景，揭示SrTiO3薄膜的原子層沉積（ALD）成膜機(jī)制，制備基于SrTiO3介質(zhì)材料和ALD方法的金屬-絕緣體-金屬（MIM）電容結(jié)構(gòu)，實(shí)現(xiàn)等效氧化層厚度≤0.35 nm，漏電流≤3×10-8A/cm2@0.8V，在深寬比為20:1的三維結(jié)構(gòu)表面臺(tái)階覆蓋率>95%。
研究?jī)?nèi)容：研究原子層沉積工藝中SrTiO3前驅(qū)體在金屬電極表面成核的理論和實(shí)踐方法，探究前驅(qū)體分子結(jié)構(gòu)對(duì)SrTiO3生長(zhǎng)工藝窗口、生長(zhǎng)速率和致密性的影響機(jī)制，研究元素?fù)诫s、界面工程、退火方式等對(duì)薄膜介質(zhì)和電學(xué)特性的影響規(guī)律，探究基于SrTiO3高介電常數(shù)材料的MIM電容器導(dǎo)電機(jī)制，探索SrTiO3基高介電常數(shù)材料在高深寬比三維結(jié)構(gòu)表面的填充工藝。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向4：基于ALD工藝的鉿基鐵電材料表征與器件性能提升研究
研究目標(biāo)：發(fā)展鉿基鐵電薄膜和器件的微觀缺陷/結(jié)構(gòu)動(dòng)態(tài)表征方法，實(shí)現(xiàn)空間分辨優(yōu)于80 pm的鉿基鐵電相原子結(jié)構(gòu)動(dòng)態(tài)變化表征，發(fā)展鉿基鐵電薄膜納米晶結(jié)構(gòu)調(diào)控方法，實(shí)現(xiàn)薄膜鐵電相占比≥90%，剩余極化強(qiáng)度2Pr≥70 μC/cm2，極化衰減≤10%@125℃/10小時(shí)，循環(huán)特性≥1010@125℃。
研究?jī)?nèi)容：開(kāi)發(fā)高空間分辨率原位外場(chǎng)表征技術(shù)和高能量分辨率譜學(xué)技術(shù)，研究原子尺度動(dòng)態(tài)ALD工藝鉿基鐵電薄膜的相/疇/缺陷/界面等對(duì)極化特性的影響機(jī)制。研究ALD工藝中鉿基鐵電薄膜的結(jié)構(gòu)織構(gòu)化方法以及鐵電相/取向調(diào)控方法，鐵電相比例和剩余極化強(qiáng)度提升方法。在原位溫度場(chǎng)下研究器件的喚醒/疲勞/印記效應(yīng)等，研究微觀結(jié)構(gòu)下的高溫性能退化機(jī)制，設(shè)計(jì)性能優(yōu)化與可靠性提升策略。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
專題四、面向集成電路的人工智能應(yīng)用
方向1：面向集成電路前道量檢測(cè)成像的語(yǔ)義分割大模型研究
研究目標(biāo)：針對(duì)集成電路前道量檢測(cè)工序?qū)π屎途鹊男枨螅邪l(fā)基于AI算法的適用于量檢測(cè)電鏡設(shè)備（如CD-SEM等）成像的語(yǔ)義分割大模型。與傳統(tǒng)基于閾值的圖像分割算法相比，實(shí)現(xiàn)5-10倍的計(jì)算效率提升，5%-10%的分割精度提升。
研究?jī)?nèi)容：利用集成電路前道量檢測(cè)電鏡圖像及相應(yīng)語(yǔ)義分割圖像數(shù)據(jù)庫(kù)進(jìn)行SOTA圖像分割大模型的遷移訓(xùn)練調(diào)優(yōu)，開(kāi)發(fā)小數(shù)據(jù)集條件下的數(shù)據(jù)擴(kuò)容算法及主動(dòng)增量學(xué)習(xí)算法，構(gòu)建適用于量檢測(cè)電鏡成像的快速交互式語(yǔ)義分割大模型。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向2：面向先進(jìn)硅基器件的人工智能建模及參數(shù)優(yōu)化研究
研究目標(biāo)：研究基于機(jī)器學(xué)習(xí)的快速精準(zhǔn)建模方法，要求建模時(shí)間縮減到<1小時(shí)，器件電學(xué)特性以及其統(tǒng)計(jì)分布精度> 95%，實(shí)現(xiàn)全自動(dòng)提取>100個(gè)模型參數(shù)，模型精度>95%。
研究?jī)?nèi)容：結(jié)合先進(jìn)硅基器件的電學(xué)輸出曲線特性，研究多梯度多目標(biāo)神經(jīng)網(wǎng)絡(luò)架構(gòu)及采樣策略，建立適合先進(jìn)硅基器件的人工智能建模方案。研究人工智能算法在先進(jìn)硅基器件物理模型參數(shù)優(yōu)化方面的適用性，結(jié)合數(shù)學(xué)優(yōu)化降維等理論，開(kāi)發(fā)具有泛化性的物理模型建模提參方法，應(yīng)用于不少于2種先進(jìn)硅基器件的數(shù)據(jù)建模。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向3：面向?qū)蜃越M裝工藝的大語(yǔ)言模型研究
研究目標(biāo)：建立大模型高效微調(diào)框架，具備接受不同模態(tài)輸入并執(zhí)行多種任務(wù)的能力，兼容至少一種典型高分子動(dòng)力學(xué)仿真模擬方案。在不少于5個(gè)典型工藝場(chǎng)景中完成驗(yàn)證，實(shí)現(xiàn)模擬代碼生成成功率≥95%，模擬執(zhí)行與結(jié)果輸出成功率≥75%。
研究?jī)?nèi)容：研究基于自然語(yǔ)言、參數(shù)問(wèn)答、手繪草圖等形式對(duì)嵌段共聚物等關(guān)鍵高分子材料以及引導(dǎo)模板的關(guān)鍵參數(shù)進(jìn)行定義、描述，構(gòu)建基于大語(yǔ)言模型的智能模擬仿真系統(tǒng)，提高導(dǎo)向自組裝工藝仿真模擬的易用性。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
專題五、先進(jìn)EDA工具
方向1：面向2.5D/3D集成的先進(jìn)封裝材料及器件寬頻段、寬溫區(qū)表征研究
研究目標(biāo)：研究先進(jìn)封裝材料及器件寬頻段、寬溫區(qū)表征技術(shù)，構(gòu)建先進(jìn)封裝材料及典型結(jié)構(gòu)/器件多物理場(chǎng)數(shù)據(jù)庫(kù)，開(kāi)發(fā)面向先進(jìn)封裝的典型器件寬頻段、寬溫區(qū)模型及工藝設(shè)計(jì)包，提高EDA設(shè)計(jì)的準(zhǔn)確性。實(shí)現(xiàn)典型材料介電常數(shù)、損耗角與實(shí)際值誤差小于10%，典型互連線特征阻抗仿真與設(shè)計(jì)誤差小于5%，設(shè)計(jì)與測(cè)試誤差小于10%。
研究?jī)?nèi)容：研究單多模去嵌校準(zhǔn)算法和基于電容法、傳輸線法和諧振腔法等不同材料表征方法及其改進(jìn)算法的帶寬局限性，探索混合去嵌建模和材料寬頻段、寬溫區(qū)表征方法，研究多步去嵌校準(zhǔn)算法、剝離算法、時(shí)域反射、頻域反射等器件特征參數(shù)準(zhǔn)確提取方法，形成表征技術(shù)與建模技術(shù)相結(jié)合修正EDA器件模型方案。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向2：三維集成芯片布局布線EDA算法研究
研究目標(biāo)：面向三維集成芯片的跨尺度物理設(shè)計(jì)，研究集成芯片與三維芯片的布局布線方法，實(shí)現(xiàn)TSV和凸點(diǎn)布局布線與物理設(shè)計(jì)自動(dòng)化算法，優(yōu)化線長(zhǎng)3%以上。
研究?jī)?nèi)容：圍繞三維芯片的物理實(shí)現(xiàn)，研究針對(duì)三維芯片考慮物理實(shí)現(xiàn)的工藝映射與設(shè)計(jì)劃分，研究信號(hào)完整性、跨片時(shí)序分析驅(qū)動(dòng)的布線方法，形成TSV和凸點(diǎn)布局布線與物理設(shè)計(jì)自動(dòng)化算法，實(shí)現(xiàn)支持自主2.5D/3D工藝的布局布線EDA算法。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向3：面向2.5D+3D集成的電磁-熱-應(yīng)力多物理仿真研究
研究目標(biāo)：面向2.5D+3D集成的高性能計(jì)算芯片，研究其電磁-熱-應(yīng)力多物理仿真方法，實(shí)現(xiàn)對(duì)105量級(jí)的互連線規(guī)模、5層以上（含shielding層）金屬、芯粒邊緣布線密度不小于460 IO/mm的快速建模與仿真，仿真結(jié)果相比國(guó)外成熟EDA軟件誤差小于5%，計(jì)算速度提高50%。
研究?jī)?nèi)容：研究2.5D+3D集成芯片封裝結(jié)構(gòu)中的電磁-熱-應(yīng)力場(chǎng)耦合機(jī)制，分析芯粒界面耦合機(jī)制對(duì)2.5D+3D集成封裝性能的影響，開(kāi)發(fā)針對(duì)超大規(guī)模計(jì)算芯片的多物理場(chǎng)仿真工具及系統(tǒng)-工藝協(xié)同設(shè)計(jì)EDA工具。研究2.5D+3D芯片在復(fù)雜封裝環(huán)境中的可靠性分析方法。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)2個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
方向4：基于多智能體強(qiáng)化學(xué)習(xí)的集成電路設(shè)計(jì)優(yōu)化研究
研究目標(biāo)：針對(duì)復(fù)雜多模塊集成電路自動(dòng)化設(shè)計(jì)需求，基于多智能體（Multi-agent）強(qiáng)化學(xué)習(xí)實(shí)現(xiàn)多模塊電路設(shè)計(jì)自動(dòng)化，所設(shè)計(jì)電路的FOM值與傳統(tǒng)優(yōu)化算法相比提高30%以上，算法效率高于傳統(tǒng)算法。
研究?jī)?nèi)容：針對(duì)多模塊集成電路設(shè)計(jì)特點(diǎn)，合理分割子電路模塊，研究多智能體強(qiáng)化學(xué)習(xí)中多個(gè)智能體相互作用和子電路優(yōu)化目標(biāo)自動(dòng)設(shè)置的方法，研究獎(jiǎng)勵(lì)函數(shù)的設(shè)置方案和實(shí)現(xiàn)算法魯棒性的方法。在多模塊電路原理圖的優(yōu)化設(shè)計(jì)基礎(chǔ)上，進(jìn)一步開(kāi)發(fā)版圖自動(dòng)設(shè)計(jì)方法。
執(zhí)行期限：2025年1月1日至2026年12月31日。
經(jīng)費(fèi)額度：定額資助，擬支持不超過(guò)1個(gè)項(xiàng)目，每項(xiàng)資助額度100萬(wàn)元。
二、申報(bào)要求
除滿足前述相應(yīng)條件外，還須遵循以下要求：
1.項(xiàng)目申報(bào)單位應(yīng)當(dāng)是注冊(cè)在本市的法人或非法人組織，具有組織項(xiàng)目實(shí)施的相應(yīng)能力。
2.對(duì)于申請(qǐng)人在以往市級(jí)財(cái)政資金或其他機(jī)構(gòu)（如科技部、國(guó)家自然科學(xué)基金等）資助項(xiàng)目基礎(chǔ)上提出的新項(xiàng)目，應(yīng)明確闡述二者的異同、繼承與發(fā)展關(guān)系。
3.所有申報(bào)單位和項(xiàng)目參與人應(yīng)遵守科研誠(chéng)信管理要求，項(xiàng)目負(fù)責(zé)人應(yīng)承諾所提交材料真實(shí)性，申報(bào)單位應(yīng)當(dāng)對(duì)申請(qǐng)人的申請(qǐng)資格負(fù)責(zé)，并對(duì)申請(qǐng)材料的真實(shí)性和完整性進(jìn)行審核，不得提交有涉密內(nèi)容的項(xiàng)目申請(qǐng)。
4.申報(bào)項(xiàng)目若提出回避專家申請(qǐng)的，須在提交項(xiàng)目可行性方案的同時(shí)，上傳由申報(bào)單位出具公函提出回避專家名單與理由。
5.所有申報(bào)單位和項(xiàng)目參與人應(yīng)遵守科技倫理準(zhǔn)則。擬開(kāi)展的科技活動(dòng)應(yīng)進(jìn)行科技倫理風(fēng)險(xiǎn)評(píng)估，涉及科技部《科技倫理審查辦法（試行）（國(guó)科發(fā)監(jiān)〔2023〕167號(hào)）第二條所列范圍科技活動(dòng)的，應(yīng)按要求進(jìn)行科技倫理審查并提供相應(yīng)的科技倫理審查批準(zhǔn)材料。
6.已作為項(xiàng)目負(fù)責(zé)人承擔(dān)市科委科技計(jì)劃在研項(xiàng)目2項(xiàng)及以上者，不得作為項(xiàng)目負(fù)責(zé)人申報(bào)。
7.項(xiàng)目經(jīng)費(fèi)預(yù)算編制應(yīng)當(dāng)真實(shí)、合理，符合市科委科技計(jì)劃項(xiàng)目經(jīng)費(fèi)管理的有關(guān)要求。
8.各研究方向同一單位限報(bào)1項(xiàng)。
三、申報(bào)方式
1.項(xiàng)目申報(bào)采用網(wǎng)上申報(bào)方式，無(wú)需送交紙質(zhì)材料。申請(qǐng)人通過(guò)“中國(guó)上?！遍T(mén)戶網(wǎng)站（http://www.sh.gov.cn）--政務(wù)服務(wù)--點(diǎn)擊“上海市財(cái)政科技投入信息管理平臺(tái)”進(jìn)入申報(bào)頁(yè)面，或者直接通過(guò)域名https://czkj.sheic.org.cn/進(jìn)入申報(bào)頁(yè)面：
【初次填寫(xiě)】使用“一網(wǎng)通辦”登錄（如尚未注冊(cè)賬號(hào)，請(qǐng)先轉(zhuǎn)入“一網(wǎng)通辦”注冊(cè)賬號(hào)頁(yè)面完成注冊(cè)），進(jìn)入申報(bào)指南頁(yè)面，點(diǎn)擊相應(yīng)的指南專題，進(jìn)行項(xiàng)目申報(bào)；
【繼續(xù)填寫(xiě)】使用“一網(wǎng)通辦”登錄后，繼續(xù)該項(xiàng)目的填報(bào)。
有關(guān)操作可參閱在線幫助。
2.項(xiàng)目網(wǎng)上填報(bào)起始時(shí)間為2024年9月27日9:00，截止時(shí)間（含申報(bào)單位網(wǎng)上審核提交）為2024年10月21日16:30。
四、評(píng)審方式
采用第一輪通訊評(píng)審、第二輪見(jiàn)面會(huì)評(píng)審方式。
五、咨詢電話
服務(wù)熱線：8008205114（座機(jī)）、4008205114（手機(jī)）
?
上海市科學(xué)技術(shù)委員會(huì)
2024年9月19日